PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04278988 A

(43) Date of publication of application: 05.10.92

(51) Int. CI

G09G 3/20

G06F 1/26 G06F 3/147

G09G 3/36

(21) Application number: 03040339

(22) Date of filing: 07.03.91

(71) Applicant:

FUJI ELECTRIC CO LTD

(72) Inventor:

OSHIKAWA KAZUSHI


(54) DISPLAY DRIVING CIRCUIT FOR DISPLAY PANEL

(57) Abstract:

PURPOSE: To prevent unsightly abnormal display on a display panel even at the time of receiving a display permission signal before sufficient rise of the voltage after the start of power supply to a display driving circuit.

CONSTITUTION: A voltage detecting circuit 60 detects the rise of the supply voltage to generate a voltage detection signal, and the status signal of a status storage circuit is set to one logical state in the case of the absence of the voltage detection signal state to invalidate the display permission signal; and when an output command is received after charging a display driving circuit 50 with display data, the status signal is switched to the other logical state on the condition that the voltage detection signal exists, and then, the display permission signal is validated.

COPYRIGHT: (C)1992,JPO&Japio



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-278988

(43)公開日 平成4年(1992)10月5日


22)出願日 平成3年(1991)3月7日 神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内	(51) Int.Cl.5		識別記号		庁内整理番号		FI		技術表示箇所
3/147 F 9188-5B 7926-5G 7832-5B G 0 6 F 1/00 3 3 0 G 審査請求 未請求 請求項の数 3 (全 7 頁) 21) 出願番号 特願平3-40339 (71) 出願人 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田 1 番 1 号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田 1 番 1 号 富士電機株式会社内	G 0 9 G	3/20	1	Ν	9176-5G				
G 0 9 G 3/36 7926-5G 7832-5B G 0 6 F 1/00 3 3 0 G 審査請求 未請求 請求項の数 3 (全 7 頁) 21)出願番号 特願平3-40339 (71)出願人 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田 1番 1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田 1番 1号 富士電機株式会社内	G06F	1/26							
7832-5B G 0 6 F 1 / 00 3 3 0 G 審査請求 未請求 請求項の数 3 (全 7 頁) 21)出願番号 特願平3-40339 (71)出願人 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田 1 番 1 号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田 1 番 1 号 富士電機株式会社内		3/147		F	9188-5B				
審査請求 未請求 請求項の数3(全 7 頁) 21)出願番号 特願平3-40339 (71)出願人 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内	G 0 9 G	3/36			7926-5G				
21)出願番号 持願平3-40339 (71)出願人 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内					7832-5B		G06F	1/ 00	330 G
22)出願日 平成3年(1991)3月7日 神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内								審査請求	末請求 請求項の数3(全 7 頁)
22)出願日 平成3年(1991)3月7日 神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内	(21)出願番号		特願平3-40339				(71)出願人	000005	5234
(72)発明者 押川 一志 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内			•			ł		富士電	機株式会社
神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内	22)出願日		平成3年(1991)	3 月	7 日			神奈川	県川崎市川崎区田辺新田1番1号
富士電機株式会社内							(72)発明者	押川	一志
								神奈川	県川崎市川崎区田辺新田1番1号
(7.1) (4: 100 1 - 4: 100 1 - 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1								富士電	!機株式会社内
(74)代理人 弁理士 山口 巖							(74)代理人	弁理士	山口 巌
						-			
						-			

(54) 【発明の名称】 表示パネル用表示駆動回路

(57)【要約】

【目的】表示駆動回路への給電開始後の電圧がまだ充分 立ち上がらない内に表示許可信号を受けても表示パネル に見苦しい異常表示が出ないようにする。

【構成】電圧検出回路により電源電圧の立ち上がりを検 出して電圧検出信号を作り、電圧検出信号なしの状態で 状態記憶回路の状態信号を一方の論理状態に入れてそれ により表示許可信号を無効にし、表示駆動回路への表示 データの装荷後に出力指令を受けた時に電圧検出信号あ りを条件として状態信号を他方の論理状態に切り換えて それにより表示許可信号を始めて有効にする。



【特許請求の範囲】

【請求項1】表示パネルへの表示電圧を表示許可信号を受けた条件下で表示データの装荷のつど発せられる出力指令に基づいて出力する駆動回路であって、給電開始時の電源回路の電圧の立ち上がりを検出して電圧検出信号を発する電圧検出回路と、電圧検出信号と出力指令とを受けて電圧検出信号なしの状態で一方の論理状態に入り、電圧検出信号ありの条件で出力指令を受けた時に他方の論理状態に切り換わる状態信号を発する状態記憶回路とを備え、この状態信号が一方の論理状態の間は表示 10 許可信号に優先して表示電圧の表示パネルへの出力を禁止するようにしたことを特徴とする表示パネル用表示駆動回路。

【請求項2】請求項1に記載の回路において、常時は表示許可信号を無効化して状態記憶回路による状態信号が他方の論理状態をとったときにのみ表示許可信号を有効化する表示許可抑制回路が設けられたことを特徴とする表示パネル用表示駆動回路。

【請求項3】請求項1に記載の回路において、表示駆動 回路への表示電圧の供給を断つことによりその表示パネ 20 ルへの表示電圧の出力を禁止するようにしたことを特徴 とする表示パネル用表示駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶形、プラズマ形等の表示パネル用の表示駆動回路であって、表示パネルへの表示電圧を表示許可信号を受けた条件下で表示データの装荷のつどに発せられる出力指令に基づいて出力するようにしたものに関する。

[0002]

)

【従来の技術】周知のように、表示パネルでは多数の画素に走査線とデータ線とを介して表示電圧を与えて表示を行なうが、すべてのデータ線に乗せるべき表示データを表示駆動回路に装荷し終えた上で1走査線分の画素に一斉表示をさせる。

【0003】このため表示パネル用の表示駆動回路では、1走査線分の多数の画案に対する表示データを順次装荷可能な段数をもつシフトレジスタと、この段数に対応する個数のラッチを備えるラッチ回路とを設け、このシフトレジスタに表示データを装荷し終えた後に出力指 の令としてラッチ指令をラッチ回路に与えて、そのラッチ内にシフトレジスタの対応する段に装荷された表示データを一斉に取り込ませてそれに対応する表示電圧を多数のデータ線上に一斉に乗せるようにする。図3はかかる動作を行なう表示駆動回路の従来例を示すものである。

【0004】図3の右上部には表示パネル1が簡略に示されており、図で1本ずつ示されたデータ線1aと走査線1bの各交点がその画素2である。多数のデータ線1aに対する表示駆動回路50はふつう複数個設けられ、それぞれ例えば64~128 本のデータ線を担当する。走査線1bに対 50

して同様に表示駆動回路51が設けられる。図にはこの内のデータ線1a用の表示駆動回路50内の回路構成の概要が示されており、上述のシフトレジスタ10およびラッチ回路20のほか、例えば図のように前駆動回路30と出力回路40とがこれに含まれる。

【0005】シフトレジスタ10は、初段に受ける表示デ ータDDをシフトパルスSPに同期してそのn個の段に順次 読み取りながら隣の表示駆動回路50内のシフトレジスタ にもこれを伝える。ラッチ回路20はn個のラッチからな り、すべての表示駆動回路50のシフトレジスタ10内に表 示データDDが装荷された後に発せられる出力指令LSをラ ッチ指令として受け、その各ラッチにシフトレジスタ10。 の対応段に装荷されている表示データDDを読み取って前 駆動回路30に出力する。前駆動回路30もn個の並列回路 からなり、低圧の表示データDDを表示電圧に適した駆動 信号に変換するレベルシフト機能と駆動信号をフレーム 信号FS等に応じて開閉する機能を備える論理ゲート等で 構成される。これから駆動信号を受ける出力回路40も n 個の並列回路からなり、駆動信号が表す表示データDDの 内容に応じて図の例ではV1~V4の表示電圧を選択して出 力端子50aを介して表示パネル1のデータ線1a上に乗せ る出力トランジスタ回路で構成される。

【0006】さて、表示パネル1上のキャラクタや画像の表示を切り換える際のようにその表示を随時発停できるようにして置く必要があるので、上述の表示駆動回路50に常時は表示許可信号DSを与えて表示状態を指定して置き、必要な時にこれを消失させることにより表示を直ちに停止させ得るようにする。図3の例ではこの表示許可信号DSは前駆動回路30に与えられており、これが消失すると前駆動回路30はその論理ゲートによって表示許可容とし、これにより出力回路40はデータ線1aに乗せる表示電圧を例えばV1に固定する。この表示許可信号DSは走査線1b用の表示駆動回路51にも与えられ、それが消失すると走査線1bに乗せられる表示電圧ないし走査電圧が同じV1に固定されるので、画案2に電圧が掛からなくなって表示が停止する。

[0007]

【発明が解決しようとする課題】ところが上述の従来の表示駆動回路では、起動ないし給電開始時に直ちに表示許可信号DSを与えると、表示パネルの画面に異常な表示が現れて非常に見苦しくなる問題がある。これは、表示駆動回路用の安定化電源等の発生電圧が起動時にすぐには立ち上がらず、短時間内ではあるがその立ち上がり中に表示駆動回路50ではその内部回路10~40の動作状態が不安定になり、いわばランダムな表示電圧が表示パネル1のデータ線1aや走査線1bに与えられるからであり、とくに線状のランダム表示は異様に見えて非常に見苦しい

50 【0008】 このため、従来から表示駆動回路に信号や

30

3

指令を与える電子回路側で起動後に暫くのタイミングを とってから表示許可信号を出力するようにしているが、 このタイミングを安全のため充分にとると表示開始が遅れることになる。電子回路側で電源電圧の立ち上がりを 確認した後に表示許可信号を出すようにすればこの点は 解決するが、電子回路側でも給電開始時にはその動作が 不安定なので、誤って表示許可信号が表示駆動回路に与 えられる危険を完全には排除できない。また、電子回路 側と表示駆動回路側に同時に給電が開始されるとは限ら ず、電子回路側が先の場合は異常表示を防止できない。

【0009】本発明はかかる問題点を解消して、起動時 や給電開始時に異常表示が発生するおそれがない表示パ ネル用表示駆動回路を得ることを目的とする。

[0010]

【課題を解決するための手段】この目的は本発明によれば、冒頭記載のように表示許可信号を受けた条件下で表示データの装荷のつど発せられる出力指令に基づいて表示パネルに表示電圧を出力する駆動回路に対し、給電開始時の電源の電圧の立ち上がりを検出して電圧検出信号を発する電圧検出回路と、電圧検出信号と出力指令とを受けて電圧検出信号なしの状態で一方の論理状態に入り、電圧検出信号ありの条件で出力指令を受けた時に他方の論理状態に切り換わる状態信号を発する状態記憶回路とを設けて、この状態信号が一方の論理状態にある間は表示許可信号に優先して表示電圧の表示パネルへの出力を禁止することにより達成される。

【0011】なお、上記構成中の出力指令には表示駆動 回路内の前述のラッチ回路に与えるラッチ指令を利用す るのがよく、状態記憶回路にはもちろんフリップフロッ プを用いるのが最も好適である。

【0012】また、状態記憶回路の状態信号が一方の論理状態のときに表示許可信号に優先して表示電圧の表示パネルへの出力を禁止するには、表示許可抑制回路を設けて常時は表示許可信号を無効化して状態記憶回路による状態信号が他方の論理状態のときにのみ表示許可信号を有効化するのが有利である。この表示許可抑制回路は論理ゲートでも構成できるがその抑制効果を確実にするには、表示許可信号を接地電位点に落として常時は無効化する抵抗と、状態記憶回路の状態信号を受けそれが他方の論理状態のときにオン動作して表示許可信号を作るトランジスタとの直列回路によってこれを構成するのがとくに有利である。

【0013】 さらに、表示駆動回路に表示電圧の出力を 禁止するには、それへの表示電圧の供給を断つのが最も 確実である。

[0014]

【作用】本発明では、前項の構成にいうよう表示駆動回路内にまず電圧検出回路を組み込んで給電開始時に電源電圧の立ち上がりを検出して電圧検出信号を発生させるとともに、状態記憶回路を設けてまだ電圧検出信号なし

の状態で一方の論理状態に入る状態信号を発生させ、この状態信号の一方の論理状態が継続する限りこれを表示 許可信号に優先させて表示電圧の出力を禁止することにより、回路がまだ正常に動作し得ない状態下で表示パネルに異常な表示がなされるのを防止する。さらに本発明では、出力指令が表示駆動回路が正常に動作してそれに表示データが装荷された後に発生されることを利用して電圧検出信号ありの条件でこの出力指令を受けた時に状態記憶回路の状態信号を他方の論理状態に切り換えることにより、表示駆動回路を正常な動作状態に入れる。

【0015】なお、電源電圧の立ち上がり後の表示駆動回路内の回路部分が当初にランダムな状態をとっても、表示データを最初に装荷する際および出力指令に基づき状態信号が他方の論理状態に切り換わって表示電圧を出力する際に表示データにより指定される正規な状態に確実に是正される。また、このように状態信号が他方の論理状態になった後は、電圧検出信号が消失してそれが一方の論理状態に変わらない限り表示許可信号があくまで優先されるので、表示パネル上への表示をこの表示許可信号により随時かつ任意に発停することができる。

[0016]

【実施例】以下、図を参照して本発明の実施例を説明する。図1は本発明による表示駆動回路50を説明の便宜上からその電源90とともに例示するもので、図2にその中の主な信号の波形が示されており、これらの図の図3に対応する部分に同じ符号が付けられているので、重複部分の説明は省略することとする。なお、以下に説明する実施例では表示駆動回路50が液晶表示パネルのデータ線側の駆動用であるとするが、本発明は他の種類の表示パネルや走査線側の駆動用にもその関連回路を適宜に合わせることによりもちろん実施することができる。

【0017】図1の下半部にはすでに図3で説明したシフトレジスタ10とラッチ回路20と前駆動回路30と出力回路40がそれと異なる向きで示されており、この内の本発明と関連が深い前駆動回路30と出力回路40についてはその単位回路の内容が示されている。本発明に固有な回路は図1の上半部にそれぞれ一点鎖線で囲んで示された電圧検出回路60と状態記憶回路70と表示許可抑制回路80である。右側に示された表示駆動回路50用の電源90は通常のMOS回路用の低圧Vdと負電圧Vnを含む表示パネル用表示電圧V1~V4に共用で、シフトレジスタ10とラッチ回路20と電圧検出回路60と状態記憶回路70と表示許可抑制回路80に低圧Vdを供給し、前駆動回路30と出力回路40には表示電圧V1~V4ないしその一部を供給するものである。なお、表示電圧V1とV4はそれぞれ低圧Vdと負電圧Vnと同じとする。

【0018】電圧検出回路60は、低圧の電源電圧Vdをそれぞれ受ける抵抗61および62による分割回路と抵抗63およびトランジスタ64の直列回路とを備え、トランジスタ64のゲートに電源電圧Vdを抵抗61と62で分割した電圧を

50

受けてそれが所定値を越えたときトランジスタ64がオンして抵抗63を接地し、この抵抗63とトランジスタ64の相互接続点からインパータ65を介して導出される電圧検出信号Aをハイの状態にするようになっている。従って、図2(a)に示す給電開始時刻10後の起動時間Tr内に電源電圧Vdが立ち上がり所定のしきい値vdを越える時刻11に図2(b)に示すように電圧検出回路60の電圧検出信号Aがローからハイになる。図1に示すようにこの電圧検出信号Aは状態記憶回路70に与えられるが、表示駆動回路50に表示データDDや出力指令LS等を与える図示しない電 10子回路にも与えてそれに基づいて表示データDDの装荷動作等を開始させるようにするのが望ましい。

【0019】状態記憶回路70は例えば図のように2個のナンドゲート71と72を組み合わせたフリップフロップにより構成され、ナンドゲート71に上述の電圧検出信号Aを,ナンドゲート72に付属のインパータ73を介して出力指令LSの補信号Bをそれぞれ受けて、ナンドゲート71の方から状態信号Cを出力する。図2(c)と同図(d)にこれらの補信号Bと状態信号Cの波形をそれぞれ示す。

【0020】図2の起動時間Ts内の状態記憶回路70の動 20 作を説明する。この時間Ts内の出力指令LSはもちろんローなのでその補信号Bは同図(c) のようにハイに立ち上がるが、ナンドゲート71が受けている同図(b) の電圧検出信号Aが時刻にまでは完全にローなので、ナンドゲート72が受けるハイに立ち上がり中の補信号Bよりこの方が優先されて状態記憶回路70用のフリップフロップがセットされ、起動時間Tsの終わりにはそれから出力される状態信号Cは同図(d) に示すように一方の論理状態であるこの実施例ではハイに確立される。この状態は出力指令LSが到来するまでの図2に示す待ち時間Twの間中その 30 まま維持される。

【0021】表示許可抑制回路80は状態信号Cがこの一方の論理状態である場合これを表示許可信号DSに優先させるためのもので、例えば図示のように電源電圧Vdを受けるpチャネル形MOSトランジスタ81と直列抵抗82で構成され、トランジスタ81のゲートに状態信号Cを、トランジスタ81と抵抗82の相互接続点に表示許可信号DSをそれぞれ受け、かつこの相互接続点から内部表示許可信号Dを導出して前駆動回路30に付随するスイッチ回路30aに与える。直列抵抗82の値はトランジスタ81のオン抵40抗より充分高く、例えば4倍以上に選定するのがよい。

【0022】このように構成された表示許可抑制回路80では、図2の起動時間Ts中においてトランジスタ81が動作可能になる程度に電源電圧Vdが立ち上がる間に状態信号Cがかなりハイに立ち上がるので、トランジスタ81はオンすることなくオフ状態をこの起動時間Tsとそれに続く待ち時間Twを通じて維持する。従って、例えかかる時間内に表示許可信号DSのハイが到来しても、抵抗82により抑制されて内部表示許可信号Dとしては図2(e)に示すようにローが出力される。この内部表示許可信号Dが 50

ローの状態では、前駆動回路30に図の例では表示電圧VIとV3を給電するスイッチ回路30aがオンしないので前駆動回路30は全く動作し得ず、従って表示パネル上の表示は表示許可信号DSの有無に関せず禁止状態に置かれる。このように本発明では、起動時間Tsと待ち時間Twを通じて状態信号Cを一方の論理状態に置くことにより表示許可信号DSを無効化して表示を禁止する。

【0023】上述の待ち時間Twの間に表示駆動回路50のシフトレジスタ10への表示データDDの装荷が終わってその後に終了指令LSが到来すると、その補信号Bが図2(c)に示すようにローになる。このとき状態記憶回路70のナンドゲート71に受けている電圧検出信号Aは図2(b)のようにハイなので、状態記憶回路70であるフリップロップはナンドゲート72に受ける補信号Bのローによりリセットされて、状態信号Cを図2(d)に示すようにハイからローに切り換える。これにより表示許可抑制回路80のトランジスタ81がオンし、直列抵抗82との相互接続点の電位を電源電圧Vdに引き上げて内部表示許可信号Dをハイにする。

【0024】これにより、それまで無効化されていた表 示許可信号DSが有効化され、または最初の出力指令LSと ともに与えられた表示許可信号が受け入れられて、内部 表示許可信号Dのハイによりスイッチ回路30aがオンし て表示駆動回路50の表示動作が正規に開始される。以降 は、新しい表示データDDを装荷した後の出力指令LSによ り図2(c)に示すようにその補信号がローになるつど、 図3の表示パネル1の走査線lbに沿う画素2の上に更新 された表示データDDに基づく表示が走査線lbをもちろん 順次に送りながら行なわれる。図2のTdはこの1走査線 分の表示動作の時間を示す。かかる表示動作の繰り返し 中は状態信号 C はローの状態, 内部表示許可信号 D はハ イの状態をそれぞれ保っており、この間に表示許可信号 DSをローにするともちろん内部表示許可信号Dだけがロ 一になるので、表示を随時に中断ないし停止させること ができる。

【0025】本発明回路の以上の動作に関連して、最後に前駆動回路30と出力回路40の構成と動作を参考のために簡単に説明する。出力回路40は電源90から4種の表示電圧V1~V4を、前駆動回路30の対応する単位回路から表示データに応じた4個の駆動信号をそれぞれ受け、その4個のトランジスタ41~44のいずれかを前駆動回路30からそれらのゲートに受ける駆動信号に応じて択一的にオン動作させて、図から容易にわかるように表示電圧V1~V4中のいずれかを出力端子50aから表示パネルに出力するものである。

【0026】前駆動回路30は、ラッチ回路20から受ける表示データDDを各表示電圧に適した電位レベル上の駆動信号に変換するレベルシフト機能と、表示データDDの内容に対応する駆動信号をフレーム信号FSに応じて切り換えながら発生する機能をもつもので、その各単位回路内

に出力回路40の4個のトランジスタ41~44にそれぞれ対応する4個の論理ゲート31~34が設けられる。これらの論理ゲートはフレーム信号FSのインパータ30bを介した補信号と、この例では表示電圧V1、V3と、表示データDDと、そのインパータ35を介した補データとを例えば図示のように受け、この例では電圧V4上で動作しながら出力回路40のトランジスタ41~44に駆動信号をそれぞれ発する。その動作の詳細説明は煩雑になるので省略する。

[0027]

)

【発明の効果】以上説明したとおり本発明では、表示許可信号を受けた条件下で表示データの装荷のつど発せられる出力指令に基づいて表示パネルに表示電圧を出力する駆動回路に対し、給電開始時の電源回路の電圧の立ち上がりを検出して電圧検出信号を発する電圧検出信号を発する電圧検出信号をといれまで一方の論理状態に入り、電圧検出信号ありの条件で出力指令を受けた時に他方の論理状態に切り換わる状態信号を発する状態記憶回路とを設けて、状態信号が一方の論理状態の間は表示許可信号に優先して表示電圧の表示パネルへの出力を禁止することにより、次の効果を上げることができる。

【0028】(a) 起動時ないし給電開始後の電源電圧の立ち上がり時に表示許可信号を受けても、電圧検出回路からの電圧検出信号がまだない間に状態記憶回路の状態信号が一方の論理状態に入って表示許可信号に優先してそれを無効化するので、表示パネルに見苦しい異常表示が現れるのを確実に防止することができる。

【0029】(b) 表示駆動回路のユーザ側で表示許可信 V2 号のタイミングを遅らせたり、電源電圧の立ち上がりを V3 検出してから表示許可信号を出したりする必要をなくし *30* V4

て、ユーザの負担を大幅に軽減することができる。

【0030】(c) 給電開始時期が表示駆動回路側とユーザ側とで異なる場合や、ユーザ側の誤動作による誤った 給電許可信号を受けた場合、従来から異常表示を防止で きる有効な手段がなかったが本発明はその確実な防止を 可能にするものである。


【図面の簡単な説明】

- 【図1】本発明による表示パネル用表示駆動回路の実施 例を示す回路図である。
- 10 【図2】図1の実施例の動作に関連するその主な信号を 同図(a)~(e)に示す波形図である。
 - 【図3】従来の表示駆動回路の概要を示すブロック回路 図である。


【符号の説明】

- 1 表示パネル
- 50 表示駆動回路
- 60 電圧検出回路
- 70 状態記憶回路ないしはフリップフロップ
- 80 表示許可抑制回路
- १0 A 電圧検出信号
 - C 状態信号
 - DD 表示データ
 - DS 表示許可信号
 - LS 出力指令
 - Ts 電源電圧の立ち上がり時間ないし起動時間
 - Vd 電源電圧
 - V1 表示電圧
 - V2 表示電圧
 - V3 表示電圧
- 30 V4 表示電圧

【図2】



(図1)



)

【図3】

